本文敘述在iSLM平臺所有的步驟轉向更完整、精確的IC封裝制程，并提供一套自動化IC封裝工作流程，透過簡單化、標準化建模過程，能夠大幅縮短分析操作的作業時間。

在IC封裝制程的制程模擬中，為了同時提升工作效率與品質，CAE團隊常會面臨到許多挑戰。在一般的CAE分析流程中，模擬分析產生結構性網格，非常繁瑣且相當花時間。必須要先匯入2D（或3D）圖檔，接著陸續建立表面網格、高品質的三維實體網格，再檢查其網格的品質及正確性，以確保沒有網格缺陷；接著再設定不同的屬性，如chip、die等等；完成一個單元（unit）的實體網格建立後，還需要根據strip的設計并透過復制實體網格等方式，建立一個完7777整封裝模型，并且在模型外進行流道等實體網格的建立及邊界條件設定等，才算是完成一個封裝制程分析的網格處理。

而待網格處理完成後還需建立專案，其建立步驟為：先創建一個新專案；接著建立分析流程，包含設定網格、材料、成型條件等等；再來就是分析順序的設定，這些都完成後才開始進行分析，待分析結束後才能檢視其分析結果。

圖1 : 過去的IC封裝流程

這些繁瑣的建模流程每每都需耗費好幾天的時間和大量的精力，故對於CAE工程師及整個管理團隊來說，容易構成三個無可避免的痛點：

一、花太多時間在重復性的任務上

任何一項設計在建模過程中，都需要進行重復的工作流程和相關操作，如建構結構性網格。

二、難以分析驗證全部的設計

在分析驗證的過程中往往都需要CAE工程師的操作，因此難以將企業內部全部的封裝設計進行完整分析，故容易造成一些產品潛在的設計問題沒有被立即發現；如果要對企業內部全部的封裝設計進行完整分析，就需要建立龐大CAE工作團隊，對於企業的經營管理上又不切實際。

三、人力資源的浪費

普遍的IC封裝流程都需在分析操作上花費大量的人工操作時間，這無疑是對人力資源的浪費，而CAE工程師的價值也因此無法有效被凸顯出來。

因此，為了避免時間精力的耗費、人力資源的損耗及可能造成的疏失，Moldex3D iSLM將所有的步驟轉向更完整、精確的IC封裝制程，并提供了一套自動化IC封裝工作流程，以「事先定義一系列標準的叁數及資料庫」，讓原本就是高標準化的IC封裝產業除了繼續沿承此精神之外，更朝向簡單化的方向開展，進而實現自動化的IC封裝，模擬分析工作流程。

上述提及的標準化項目，包含統一定義了設計圖層的名稱、流道的設計、模具的叁數等等，雖然乍看之下較不彈性，但卻能讓工作流程變得自動化。

在iSLM的環境下，使用者將2D設計檔（*.dxf）上傳，并設定各項物件圖層的幾何、材料的叁數，接著填入成型條件的設定之後，就能開始進行分析；而待分析過程結束，便可至3D檢視平臺中查看相關分析結果。整個過程包含導入模型、自動創建網格、成型叁數設定到完成分析，皆是於iSLM平臺上進行。

圖2 : 在iSLM平臺上IC封裝分析作業的標準化流程圖

另一方面，為了能更加貼近自動化的核心理念，Moldex3D iSLM也提供了另一種分析流程設定，那就是「IC模擬封裝分析自動化流程」。此流程將前述統一定義流道設計、模型叁數等等的標準化步驟以自訂檔案模板的方式先行建立，使用者僅需在專案中上傳2D設計檔（*.dxf）及根據模板形式上傳對應的活頁簿資料檔案（*.xlsx）或JSON檔，系統即會自動讀取與傳遞使用者所上傳的檔案內容，以完成自動化的模擬分析工作。

此舉大大縮減了人力資源的消磨，更將標準化的設定流程往上提升至客制化、自動化的層次。

圖3 : 在iSLM平臺上IC封裝分析作業的自動化流程圖

而分析完成後，在結果分析中的3D檢視平臺上，除了可以放大縮小、旋轉查看3D物件，使用者也能利用上方的功能列觀察其縫合線、包封缺陷的狀況，另外，若要檢視澆囗位置，也可點擊顯示澆囗的按鈕，相關澆囗資訊便會顯示其上；而右上方的下拉式選單中，也有非常多的項目資訊供查看，如壓力、最大溫度值等。

若選擇了Wire Sweep選項，則會開啟單一晶片封裝面板及模型檢視圖，而此面板中的座標圖提供了檢視單一物件的功能，點擊下載按鈕，還可以將物件檔案以csv、dxf兩種格式下載至電腦。除此之外，iSLM也提供流動波前動畫、XY曲線結果圖等多樣性的結果資料，以利檢視。

圖4 : 在3D檢視平臺上查看相關結果（流動波前圖）

Moldex3D iSLM的IC封裝模擬分析工作流程，透過簡單化、標準化建模過程，省去重復性任務及其所要花費的人力資源，并以排程各分析流程、自動創建網格等資訊，大大縮短了分析操作的作業時間。

此外，還能藉由事先建立檔案范本設定，讓系統自動抓取對應上傳資料檔案內的叁數資料，快速完成建立分析步驟；如此一來，不僅能大幅縮減重復性資料的繁冗創建作業，也更加凸顯了模流分析的重要性及CAE團隊價值。

（本文作者陳??芳為科盛科技研發四部??管理師）