過(guò)去AI晶片幾乎是運(yùn)用在雲(yún)端。不過(guò)，從2018年開始，出現(xiàn)了一個(gè)很大推波助瀾的效應(yīng)，也就是說(shuō)，Edge運(yùn)算的出現(xiàn)，造就Edge端跟雲(yún)端有很大的差異。

5G時(shí)代來(lái)臨代表的是一個(gè)高頻通訊的概念，而人工智慧則是代表高度的概念，所以高頻和高度這2個(gè)名詞，將會(huì)是代表未來(lái)晶片的封裝技術(shù)在新一代的研發(fā)過(guò)程當(dāng)中，所需要面對(duì)的挑戰(zhàn)。

過(guò)去AI晶片幾乎是運(yùn)用在雲(yún)端，因此大多是掌握在Facebook、Amazon或是Google上，因此在AI晶片製程的技術(shù)與市場(chǎng)規(guī)模上面，並沒(méi)有太大的推動(dòng)力。不過(guò)，從2018年開始，出現(xiàn)了一個(gè)很大推波助瀾的效應(yīng)，也就是說(shuō)，Edge運(yùn)算的出現(xiàn)，造就Edge端跟雲(yún)端有很大的差異。

基於這樣的趨勢(shì)帶動(dòng)之下，全球封測(cè)與晶圓廠都爭(zhēng)相開發(fā)高速運(yùn)算晶片的封裝技術(shù)，例如透過(guò)邏輯及記憶體晶片整合在矽中介層上，來(lái)高晶片整合效能，並且利用晶片切割後再整合，來(lái)達(dá)到降低製程成本（圖1）。

圖1 : 先進(jìn)封裝產(chǎn)值趨勢(shì)。（source：工研院，智動(dòng)化整理）

新到來(lái)的Edge市場(chǎng) 刺激新技術(shù)的研發(fā)

Edge端應(yīng)用所帶來(lái)的挑戰(zhàn)和變化是，首先，在Edge端的市場(chǎng)裡通常AI晶片的單價(jià)不能太高，因?yàn)閬?lái)自消費(fèi)者市場(chǎng)階層的要求，不可能拿雲(yún)端的AI晶片在手機(jī)裡面，因?yàn)殡?yún)端的AI晶片價(jià)格最少一顆要1000美元，而目前高階手機(jī)的均價(jià)也都是在1000美元左右，所以不可以為了一支具有AI能力的手機(jī)，來(lái)加購(gòu)一顆1000美元的AI晶片，所以晶片成本永遠(yuǎn)是一個(gè)很重要的因素。

其次是，在Edge端會(huì)有耗電的問(wèn)題，不像雲(yún)端的取電是經(jīng)由市電或電源供應(yīng)器，可以己乎永無(wú)止盡的獲得電力支援。因此對(duì)於Edge端所需的AI晶片耗電量就需要考量的。因此成本、耗電量跟體積這些事情，造就了面對(duì)新一代AI晶片的封裝呢，就不能用雲(yún)端的概念去思考（圖2）。

圖2 : AI運(yùn)算從Cloud端到Edge端。（source：H-J Yoo(KAIST), ISSCC 2017）

因此在面臨高速通訊與AI的需求來(lái)說(shuō)，Edge端的市場(chǎng)結(jié)構(gòu)必須和雲(yún)端的思考做一個(gè)切割，把跟Edge端獨(dú)立變成一個(gè)商業(yè)市場(chǎng)來(lái)看，但是要面對(duì)這樣的一個(gè)新到來(lái)的Edge端市場(chǎng)，就免不了又要出現(xiàn)數(shù)量、價(jià)格的競(jìng)爭(zhēng)需求，以及被期待的龐大市場(chǎng)商機(jī)。所以可以發(fā)現(xiàn)吸引了臺(tái)灣業(yè)者先後湧入開發(fā)相關(guān)的產(chǎn)品。

但是就目前來(lái)說(shuō)，AI晶片有4大問(wèn)題，首先AI晶片不是一個(gè)通用型，而僅是半通用的架構(gòu)，需要面對(duì)各種不同的運(yùn)用跟情境設(shè)定，因此AI晶片需要客製化。其次，內(nèi)建的memory要更低的耗電能力，可攜式產(chǎn)品的運(yùn)用情況之下，就會(huì)有電池供電的問(wèn)題存在，因此你的記憶體就不能耗太多力量。第三就是如何將這些AI晶片記憶體、CPU甚至未來(lái)所需的感測(cè)器整合在一起，因?yàn)檫@是把不同的Node整合在一起，因此這對(duì)於封裝來(lái)說(shuō)是一個(gè)很大的挑戰(zhàn)。

最後就是一個(gè)AI系統(tǒng)的軟體開發(fā)，因?yàn)锳I的應(yīng)用幾乎都是客製化，因此不可能為了每一個(gè)客製系統(tǒng)，去反覆修改、測(cè)試和調(diào)整，因此最佳的期望是在軟體的開發(fā)過(guò)程當(dāng)中，就可以把各種條件和要求做出來(lái)，再確認(rèn)這樣設(shè)計(jì)是可行的，才開始進(jìn)行晶片的設(shè)計(jì)開發(fā)，進(jìn)而縮短整個(gè)設(shè)計(jì)過(guò)程。

透過(guò)更先進(jìn)的3D封裝技術(shù)來(lái)達(dá)到期望

面對(duì)上述的種種問(wèn)題，未來(lái)AI的硬體加速器會(huì)有幾個(gè)趨勢(shì)和要求，包括Low Power、Low Latency、Data Reuse和Data Locality。尤其是Low Power和Low Latency這2項(xiàng)就需要讓封裝業(yè)者花很多時(shí)間去解決（圖3）。

圖3 : AI硬體加速器需求 （source：工研院）

就Von-Neumann影像辨識(shí)架構(gòu)AI晶片來(lái)看，在HPC裡面的系統(tǒng)需要置入CPU與Memory。當(dāng)從CIS獲得影像之後，先存放到Memory，然後再去把原來(lái)放在裡面的資料取出，再送到GPU裡面進(jìn)行 prediction後再回傳，如果比對(duì)有誤，就需要重新再找一筆資料，所以基本上來(lái)它的整個(gè)cycle是1到5的一個(gè)循環(huán)（圖4）。

圖4 : 利用逢紐曼架構(gòu)產(chǎn)生高耗工運(yùn)算（source：KAIST）

基本上，需要1024個(gè)Channe個(gè)I/O來(lái)進(jìn)行傳送。因此整個(gè)運(yùn)算過(guò)程當(dāng)中，需要這麼多的步驟被執(zhí)行，假設(shè)能夠?qū)⒐β氏慕档偷脑?，才有辦法能夠讓資料量變快。對(duì)於以PCB與IC所設(shè)計(jì)出來(lái)的雲(yún)端AI系統(tǒng)來(lái)說(shuō)，根本不會(huì)擔(dān)心電力問(wèn)題，但是對(duì)於應(yīng)用在可攜式產(chǎn)品上的EDGE來(lái)說(shuō)，就沒(méi)辦法了。

因此必須透過(guò)更先進(jìn)的3D封裝技術(shù)來(lái)達(dá)到期望，因?yàn)?D的話，晶片之間傳送的路徑最短，也就代表耗電量最低。但是，以目前的技術(shù)層次來(lái)說(shuō)，3D基本上還有很多問(wèn)題。因此，目前眾多業(yè)者仍舊把大部分的精力放在改善2.5D封裝技術(shù)上，透過(guò)各種方法來(lái)改善耗電量，然後能夠真正在可攜式產(chǎn)品端使用。對(duì)於這方面，目前TSMC和INTEL都有一些概念提出來(lái)，希望能夠解決這樣的問(wèn)題跟成本。例如，TSMC提出了一個(gè)SoIC概念，而INTEL則是提出EMIB(圖5)。

圖5 : 多晶片異質(zhì)整合SiP方式。（source：工研院）

面對(duì)更高速的應(yīng)用 AiP封裝技術(shù)正積極發(fā)展

因此相信在短時(shí)間的1、2年之內(nèi)，會(huì)有很多2.5D、2.1D甚至2.XD被提出。所以基本上整體來(lái)看，其實(shí)都是因?yàn)檫\(yùn)算所帶來(lái)的需求，前述的AI兩個(gè)大問(wèn)題，一個(gè)是功耗，另一個(gè)是速度的問(wèn)題。那速度的問(wèn)題除了將配線做的更細(xì)之外，因?yàn)橥瑫r(shí)間要有更多的記憶體，所以Die的厚度會(huì)變的更薄，這就是一個(gè)大問(wèn)題。

在晶片中Data的部分，因?yàn)?G的頻段比較高，因此呢它容易受到一些所相關(guān)的阻隔，因此在手機(jī)晶片設(shè)計(jì)上，晶片在封裝時(shí)都會(huì)加上AiP(Antennas in package)，為什麼Antennas in package變成非常重視？這個(gè)因?yàn)榛旧侠脗鹘y(tǒng)的PCB沒(méi)有辦法實(shí)現(xiàn)天線的結(jié)構(gòu)，所以才會(huì)利用封裝的Wafer Level Processes將天線置入，並且將天線縮小，因?yàn)楝F(xiàn)有的4G通訊環(huán)境之下只需要一個(gè)天線就夠了，一個(gè)大片的天線就可以進(jìn)行訊號(hào)的傳送接受了，但是相對(duì)的呢整個(gè)功率跟能量的損耗會(huì)比較大。

不過(guò)，面對(duì)更高速的應(yīng)用，就無(wú)法以目前的技術(shù)來(lái)因應(yīng)，因此在最近這幾年全球的晶片業(yè)者都相當(dāng)積極的開發(fā)AiP的封裝技術(shù)，就是因?yàn)樵谙到y(tǒng)端面對(duì)28 GHz、38 GHz的頻段時(shí)，是無(wú)法利用single pattern的方式達(dá)到，所以一定要用陣列方式，但又無(wú)法放入封裝裡，因此這是一個(gè)很大的挑戰(zhàn)。

圖6是一個(gè)RF chip上面有天線，而另外一種較簡(jiǎn)單用Fan Out的模式，把模封材料(Molding Compound)整個(gè)應(yīng)用在AiP，但是高頻的情況之下會(huì)有電磁干擾，因此模封材料原先不是用來(lái)做電磁干擾，只是用來(lái)做保護(hù)。

圖6 : 因5G帶動(dòng)的RF FE模組新需求。（資料來(lái)源:工研院）

封裝從DIP等技術(shù)開始， 模封材料本來(lái)的責(zé)任就是指要保護(hù)晶片不要受到外面的傷害，但是到現(xiàn)在，不僅僅保護(hù)的功能還能在上面做線路的置劃。在這種情況之下，模封材料現(xiàn)在責(zé)任越來(lái)越大，以前只是配角，但是現(xiàn)在已經(jīng)快變成主角，因?yàn)橛泻芏嗟膽?yīng)用都會(huì)利用模封材料來(lái)當(dāng)作一個(gè)載板，以及高頻的隔離和散熱，所以呢對(duì)於整個(gè)來(lái)說(shuō)，因?yàn)樾碌男枨螅阅７獠牧蠒?huì)有一個(gè)很大的挑戰(zhàn)。