製程餘裕較小的先進(jìn)技術(shù)節(jié)點(diǎn)需要改進(jìn)微影疊對(duì)的管制。基於光學(xué)量測(cè)目標(biāo)的研發(fā)檢測(cè)（DI）時(shí)的疊對(duì)管制在半導(dǎo)體製造中已經(jīng)頗具規(guī)模。在目標(biāo)設(shè)計(jì)和量測(cè)技術(shù)方面的進(jìn)展，使疊對(duì)的精確度和準(zhǔn)確度都得到了大幅提升。表示晶片內(nèi)裝置上蝕刻疊對(duì)的一種方法就是在最終檢測(cè)（FI）時(shí)，使用掃描電子顯微鏡（SEM）進(jìn)行測(cè)量。這種方法的劣勢(shì)在於無(wú)法返工和疊對(duì)的層覆蓋有限，這是由於缺乏透明及經(jīng)營(yíng)成本（CoO）較高。

本報(bào)告研究了一種混合方法，將不頻繁測(cè)量的 DI/FI 偏差進(jìn)行表徵，且把其結(jié)果用於補(bǔ)償頻繁測(cè)量的 DI 疊對(duì)結(jié)果。這個(gè)偏差表徵並不是頻繁進(jìn)行，可基於時(shí)間，或者由轉(zhuǎn)變點(diǎn)觸發(fā)。在按元件和按層的基礎(chǔ)上，將DI 的光學(xué)目標(biāo)疊對(duì)與 FI 的 SEM 的元件上的疊對(duì)進(jìn)行比較，對(duì)兩者的偏差表徵結(jié)果進(jìn)行驗(yàn)證并跟蹤，用於補(bǔ)償 DI APC 控制器。本文介紹 DI/FI 偏差表徵結(jié)果和變化來(lái)源，並介紹對(duì)DI調(diào)整饋送 APC 系統(tǒng)的影響。本文回顧該方法在大批量製造（HVM）晶圓廠的實(shí)施詳情，並在文章最後將討論該研究的未來(lái)方向。

簡(jiǎn)介

在先進(jìn)的半導(dǎo)體生產(chǎn)中，疊對(duì)已經(jīng)成為最關(guān)鍵的參數(shù)之一。大批量製造（HVM）製程管制主要基於對(duì)特別設(shè)計(jì)目標(biāo)的光學(xué)量測(cè)，這些目標(biāo)通常位於劃線區(qū)或晶片間切割道內(nèi)。量測(cè)通常會(huì)在開(kāi)發(fā)檢測(cè)（DI）中執(zhí)行，也就是在微影工序之後。該檢測(cè)方案的優(yōu)勢(shì)包括高產(chǎn)能量測(cè)、對(duì)光學(xué)量測(cè)的層透明，以及返工能力。圖 1a 和 1b 展示了疊對(duì)量測(cè)方式的典型例子。散射量測(cè)疊對(duì)（SCOL）和帶有先進(jìn)成像量測(cè)（AIM）標(biāo)記的成像疊對(duì)。由於偏移檢測(cè)和先進(jìn)製程管制（APC）的需求，DI的量測(cè)會(huì)以較高頻率完成，通常會(huì)檢測(cè)所有關(guān)鍵層的每一個(gè)批次。

在蝕刻後，疊對(duì)量測(cè)以低得多的頻率在最終檢測(cè)（FI）時(shí)執(zhí)行。FI 疊對(duì)儘管沒(méi)有DI 那麼常見(jiàn)，但是通常會(huì)使用掃描電子顯微鏡（SEM）的技術(shù)在元件結(jié)構(gòu)上完成，而不是在如圖1c 和1d中顯示的特別設(shè)計(jì)的量測(cè)目標(biāo)上完成。使用SEM進(jìn)行FI 疊對(duì)的劣勢(shì)，包括低產(chǎn)能和因此導(dǎo)致的高成本、以及某些層缺少透明度，因而在某些情況下需要開(kāi)蓋去層工序，並無(wú)法對(duì)不合規(guī)格的材料進(jìn)行返工。

圖1 : 疊對(duì)量測(cè)範(fàn)例：（a）散射測(cè)量疊對(duì)（SCOL）圖解、（b）先進(jìn)成像量測(cè) （AIM）標(biāo)記，（c）以及（d）SEM 裝置上示例。

進(jìn)入到 1x DRAM 製程要求在 HVM 中有 2 nm 的疊對(duì)規(guī)格。就像通常前進(jìn)到新的設(shè)計(jì)節(jié)點(diǎn)一樣，必須解決新的變量所帶來(lái)的問(wèn)題。對(duì)於已經(jīng)透過(guò)手動(dòng)方式或偶爾需要解決的問(wèn)題，可能需要更為頻繁的更新、更多的自動(dòng)化，以及更好的分析工具。量測(cè)標(biāo)記上的 DI 疊對(duì)和元件結(jié)構(gòu)上的 FI 疊對(duì)之間的 Δ 在很多節(jié)點(diǎn)上需要被關(guān)注。新的問(wèn)題是， DI-FI 偏差的相對(duì)大小，通常在光罩（或視場(chǎng)）級(jí)別以及晶圓級(jí)別上都要遠(yuǎn)遠(yuǎn)大於 2 nm的 OL 規(guī)格。

圖2 : 晶圓圖顯示：（a）有製程校正的 DI 疊對(duì)，（b）無(wú)製程校正的 DI 疊對(duì)，（c） FI 疊對(duì)，以及（d）DI-FI 偏差。

圖 2 顯示了 DRAM“A 層” 的DI-FI 偏差的範(fàn)例。圖 2a 顯示了有製程校正的 DI 疊對(duì)，2b 顯示了無(wú)製程校正的 DI 疊對(duì)。兩種 DI 結(jié)果都是基於劃線量測(cè)目標(biāo)的光學(xué)量測(cè)。圖 2c 顯示出 SEM 測(cè)量的裝置結(jié)構(gòu)上的 FI 疊對(duì)，而最終圖 2d 則顯示了 DI-FI 偏差，即 DI 疊對(duì)（無(wú)製程校正）與 FI 疊對(duì)之間的差異。

儘管使用 SEM 疊對(duì)量測(cè)存在?顯著的錯(cuò)誤和偏差機(jī)會(huì)，但是為了本項(xiàng)工作的目的，我們假定 SEM 所測(cè)量的 FI 疊對(duì)即是為最優(yōu)化裝置性能目的而應(yīng)當(dāng)儘量減少的疊對(duì)誤差。透過(guò)調(diào)整 DI 的非零偏移以將裝置上的FI疊對(duì)降至最低的方案，稱為非零偏移（NZO）。對(duì)用於1x nm DRAM 節(jié)點(diǎn)所必需改善的製程管制，目標(biāo)是（1）表徵 NZO、（2）儘量降低 NZO、（3）儘量降低 NZO 可變性，以及（4）標(biāo)識(shí) NZO 偏差。為了達(dá)到這樣，需要最佳的目標(biāo)設(shè)計(jì) [1]、優(yōu)化的量測(cè)配方 [2]、跟蹤偏移的能力，以及自動(dòng)表徵和更新 NZO 的系統(tǒng)。本工作的重點(diǎn)是 NZO 的自動(dòng)化和表徵，以改善製程管制。

圖3 : 使用 KT Analyzer 進(jìn)行的自動(dòng)化製程校正更新方案。

圖 3 顯示了 一個(gè)NZO 管制方案的示意圖。在微影疊對(duì)後基於光學(xué)的高頻率 DI 管制回路之後，以蝕刻后的低頻率 FI 更新作為輔助。FI 更新的觸發(fā)點(diǎn)可包括製程改變點(diǎn)（例如製程工具預(yù)防性維護(hù)或 PMs），使用時(shí)間，或者基於偏移。一旦觸發(fā)，通過(guò)FI 和 DI的數(shù)據(jù)值的差值，以得到偏差，隨後進(jìn)行建模和存儲(chǔ)。 NZO 偏差被用來(lái)糾正 DI 製程回路。這樣，高頻率 DI 管制回路可有效地針對(duì)非零疊對(duì)，以使FI 疊對(duì)達(dá)到最小。當(dāng)我們採(cǎi)用更先進(jìn)的製程節(jié)點(diǎn)時(shí)，NZO 製程就需要更好的自動(dòng)化、更好的分析，以及更好的製程管制。

在本研究中，我們觀察了兩個(gè) DRAM 層的 NZO。在一個(gè)案例中，我們使用記錄程序 （POR） 取樣，調(diào)查批次至批次之間的變化和疊對(duì)預(yù)算細(xì)分。在第二個(gè)試驗(yàn)中，我們觀察了單個(gè)晶圓上的完整圖取樣。

批次至批次之間的預(yù)算細(xì)分

上述 NZO 管制方案要求每次更新之間的 DI-FI 偏差相對(duì)穩(wěn)定。在我們的第一個(gè)研究中，觀察了批次至批次之間的DI-FI 偏差之變化。在本例中，研究了A 層 3 個(gè)批次的單夾盤資料，每個(gè)批次一片晶圓，以及在數(shù)周時(shí)間內(nèi)採(cǎi)集的 B 層 14 個(gè)批次的雙夾盤資料。變量來(lái)源分析涉及使用 W3F3 模型進(jìn)行的晶圓建模，即跨視場(chǎng)和跨晶圓的三階模型，這是典型的先進(jìn)管制方案。圖 4 顯示了 A 層和 B 層的變量來(lái)源分析。在這些例子中僅顯示了X 疊對(duì)，因?yàn)樗怯渺豆苤频淖铌P(guān)鍵的軸向。對(duì)於 A 層，我們看到在實(shí)驗(yàn)過(guò)程中，大多數(shù)的變化在整個(gè)批次中都很普遍。一小部分為批次至批次之間的變化。最終，一小部分變化未能被 W3F3 模型所捕獲。B 層的情況也類似，但是批次至批次之間的變化和未建模的部分在該案例中佔(zhàn)有更高百分比。

圖4 : （a） A 層和 （b） B 層 X 疊層對(duì)準(zhǔn)變量分析的 DI-FI 偏差來(lái)源。

圖 5 顯示了對(duì) B 層的補(bǔ)充分析，其中 8 片晶圓來(lái)自?shī)A盤 1，6 片晶圓來(lái)自?shī)A盤 2。在本例中，在變量分析中增加了夾盤至夾盤的變化。不出意料，我們看到夾盤至夾盤之間的變化相當(dāng)小，因?yàn)轭A(yù)計(jì)的 DI-FI 偏差主要是來(lái)自非微影來(lái)源，如蝕刻或沉積。

圖5 : 包括卡盤至卡盤在內(nèi)，用於 B 層的 X 疊層對(duì)準(zhǔn)的 DI-FI 變量分析的偏差來(lái)源。

全圖分析

在第二項(xiàng)研究中，分析了來(lái)自單個(gè)晶圓的全圖疊對(duì)資料。圖 6 顯示了全圖 DI-FI 偏差未建模指紋。如圖所示，偏差通常是跨晶圓效應(yīng)而不是跨視場(chǎng)效應(yīng)，這並不奇怪，因?yàn)轭A(yù)期的偏差通常是來(lái)自於微影之外的工序。在這種情況下，看到的變化是接近晶圓級(jí)別的特徵。

圖6 : 適用於 A 層的全圖 DI-FI 偏差，顯示原（未建模）特徵。

進(jìn)一步分析 A 層全晶圓 DI-FI 資料，依次使用更高階模型建模來(lái)進(jìn)行變量來(lái)源分析。如圖 7 所示，可以看到，大多數(shù)變化都可以透過(guò)線性模型 W1F1 進(jìn)行表徵。僅次於它的一類變化可透過(guò)三階模型 W3F3進(jìn)行表徵。最終，我們應(yīng)用了 CPE6 和 CPE 19 模型，即每個(gè)視場(chǎng)分別有 6 個(gè)和 19 個(gè)項(xiàng)目。可以看到，超出高階 W3F3 POR 模型的很大一部分變化都可以用 CPE 捕獲。

圖7 : 包括 CPE 在內(nèi)的 A 層全圖 DI-FI 變量分析偏差來(lái)源。

結(jié)論

DI-FI 偏差在許多節(jié)點(diǎn)上已經(jīng)成為製程管制的一部分。新的問(wèn)題是相較於疊對(duì)規(guī)格的 NZO 的相對(duì)大小，以及找到更完整解決方案的需求，以便對(duì) NZO 的變化進(jìn)行表徵和最小化。在本研究中，我們研究了根據(jù)低頻率 FI 更新在 DI 管制回路中自動(dòng)更新NZO。我們展示了在數(shù)週時(shí)間內(nèi)，大部分 DI-FI 偏差在批次與批次之間的變化是普遍的，但是在某些層批次至批次之間的變化也可以非常顯著，因此需要仔細(xì)考慮。我們目前進(jìn)一步工作，是儘量減少 NZO，儘量減少 NZO 變化、跟蹤 NZO 偏移，并提供最佳 NZO 製程管制。

（本文作者Honggoo Lee、Sangjun Han、Youngsik Kim於SK Hynix；Myoungsoo Kim於Dept. of Semiconductor System Engineering, Korea University；Hoyoung Heo、Sanghuck Jeon、DongSub Choi 於KLA-Tencor Korea；Jeremy Nabeth、Irina Brinster、Bill Pierson、John C. Robinson於KLA-Tencor 公司）

參考文獻(xiàn)

[1] Wei Jhe Tzai、Simon C. C. Hsu、Howard Chen、Charlie Chen、Yuan Chi Pai、Chun-Chi Yu、Chia Ching Lin、Tal Itzkovich、Lipkong Yap、Eran Amit、David Tien、Eros Huang、Kelly T. L. Kuo、Nuriel Amir，《透過(guò)使用裝置相關(guān)的量測(cè)目標(biāo)為參考，改善疊層對(duì)準(zhǔn)精準(zhǔn)度的方法》（“Techniques for improving overlay accuracy by using device correlated metrology targets as reference”），J. Micro/Nanolith。MEMS MOEMS 13（4）、041412（2014 年 10 月至 12 月）。

[2] Honggoo Lee、Byongseog Lee、Sangjun Han、Myoungsoo Kim、Wontaik Kwon、Sungki Park、DongSub Choi、Dohwa Lee、Sanghuck Jeon、Kangsan Lee、Roie Volkovich、Tal Itzkovich、Eitan Herzel、Mark Wagner、Mohamed ElKodadi，《對(duì)先進(jìn)記憶體裝置進(jìn)行的疊層對(duì)準(zhǔn)精準(zhǔn)度調(diào)查》（“Overlay Accuracy Investigation for advanced memory device”） Proc. of SPIE Vol. 9424，2015 年